연산 증폭기 회로

연산 증폭기 또는 연산 증폭기일반적으로 선형 DC 증폭기라고 불립니다. 연산 증폭기는 3 단자 소자이며, 하나는 반전 단자, 하나는 비 반전 단자, 다른 하나는 출력 단자라고합니다.
아래에서 일반적인 Op 앰프의 핀 다이어그램.

이상적인 Op 앰프의 특징은 다음과 같습니다.

• 무한 개방 루프 전압 이득.
• 무한 입력 임피던스.
• 제로 출력 임피던스.
• 무한 공통 모드 제거비.
• 무한 대역폭.
• 제로 오프셋 전압.

그러나 실제 연산 증폭기는 위에서 언급 한 것과 약간 다른 특성을 가지고 있습니다. 우리가 작성한 다른 기사에서 연산 증폭기의 특성에 대해 더 많이 읽을 수 있습니다.
이 기사에서는 연산 증폭기 IC의 내부 회로에 대해 알아볼 것이다. 이와 함께 우리는 연산 증폭기의 등가 회로에 대해서도 배우게 될 것입니다.

Op Amp IC의 핀 다이어그램

여기서 논의 할 op 앰프 IC는 IC 741입니다. 8 핀 IC입니다. IC 741의 핀 구성은 다음과 같습니다

PIN 1 - 오프셋 Null
PIN 2 - 입력 반전
PIN 3 - 비 반전 입력
PIN 4 - 음극 전압 공급 장치
PIN 5 - 오프셋 null
PIN 6 - 출력
PIN 7 - 양 전압 공급 장치
PIN 8 - 연결되지 않음

연산 증폭기 IC의 내부 회로도는 다음과 같다.

위에서 볼 수 있듯이 비 반전 단자오프셋 널은 왼쪽에 있습니다. 다른 터미널은 다른 색상으로 표시되어 있습니다. Op 앰프는 그림에서 볼 수 있듯이 트랜지스터와 저항의 집합입니다.
Op 앰프는 다른 용도로 사용됩니다. 741 IC는 다음과 같이 사용할 수 있습니다.

• 가산기
• 뺄셈 기
• 비교 측정기
• 전압 팔로워
• 적분기
• 차별화 요소

다음은 비교기로 사용되는 Op 앰프 IC의 회로도이다.

이름으로 Comparator는 두 가지를 비교합니다.소지품. 이 경우 두 개의 아날로그 신호를 비교합니다. 기준으로 사용될 하나의 전압 신호와 비교할 다른 신호가있을 것입니다. Op 앰프는 두 신호 중 어느 것이 더 큰지를 결정합니다.

연산 증폭기의 AC 등가 회로

연산 증폭기의 등가 회로는 연산 증폭기 파라미터가 물리적 구성 요소로 표시되는 회로입니다. 이러한 표현은 분석 목적에 매우 유용합니다.
연산 증폭기의 등가 회로는 아래와 같습니다

내부 저항, 출력 저항, 전압 이득과 같은 회로 파라미터는 모두 R_...에서, R_아웃 기타
V₁ - 접지에 대한 비 반전 입력 전압;
V₂ - 접지에 대한 입력 전압 반전;
V_ee - 음의 공급 전압;
V_{참조 번호} - 양의 공급 전압;
V_아웃 - A_OLV_디 = A_OL(V₁-V₂);
V_디 - 반전 전압과 비 반전 전압의 차이;
아르 자형_나는 - Op 앰프의 내부 저항;
아르 자형₀ - 연산 증폭기의 출력 저항;
에이_OL - 개방 루프 전압 이득.

출력 전압은 입력 전압의 차이에 직접 비례합니다. 전압 A_OLV_디 Thevenin의 등가 전압 소스 인 반면 R_영형 출력 단자에서 볼 때 Thevenin 등가 저항입니다. 이것은 Op 앰프의 AC 등가 회로입니다. 이는 다양한 연산 증폭기 회로를 분석하는 데 매우 유용합니다.